مقاله بررسی FPGA - CPLD زمان برنامه نویسی VHDL

مقاله بررسی FPGA & CPLD  زمان برنامه نویسی VHDL در 30 صفحه ورد قابل ویرایش  

مقدمه ای درباره FPGA & CPLD

برای آنكه بتوان بخش بزرگی از یك طرح را داخل یك تراشه منتقل نمود و از زمان و هزینه مونتاژ و راه‌اندازی و نگهداری طرح كاست، ساخت تراشه‌های قابل برنامه ریزی مطرح شد از جمله مزایای استفاده از تراشه‌های قابل برنامه ریزی در طراحی پروژه‌ها عبارتند از :

-         كاهش ابعاد و حجم

-         كاهش زمان و هزینه طرح

-         افزایش اطمینان از سیستم

-         حفاظت از طرح

-         حفاظت در برابر نویز و اغتشاش

FPGA ها ابزار سخت افزاری قابل برنامه ریزی ارزان قیمت را جایگزین كاربردهای فعلی كنترلرهای داخلی (Embedded Controllers) نموده‌اند. به همین دلیل بازار آنها رشد گسترده‌ای داشته است. علاوه بر این به جهت ارائه راه حل‌های مناسب برای IC های سفارشی با عملكرد بالا موفقیت زیادی به دست آورده‌اند. در واقع به نظر می‌رسد كه FPGAها با توجه به ارزان بودن، نسل فعلی تراشه‌های ASIC را از رده خارج كنند. همین مزیت هزینه و عملكرد توجه زیادی را درحوزه تحقیقات به خود معطوف كرده است.

ویژگی‌ استفاده از قطعات منطقی قابل برنامه ریزی (PLD)  و FPGA، ارزان بودن قیمت و سرعت ورود آنها به بازار است.

قطعات ASIC، هزینه‌های توسعه مهندسی غیر قابل برگشت بالاتری   دارند و در نتیجه اغلب، قیمت این محصولات بالاتر است، اما اساساً كارایی بالاتری دارند. این شیوه‌های مختلف طراحی محیطهایی را با مجموعه‌ای از متدولوژی و ابزاهای مختلف CAD پدید می‌آورند.

در طول یك دهه گذشته، انواع مختلفی از سخت افزارهای قابل برنامه ‌ریزی به سرعت پیشرفت كرده‌اند. این قطعات نام‌های مختلفی دارند مثل سخت افزار قابل آرایش مجدد، سخت افزار قابل آرایش، سخت افزار قابل برنامه ریزی مجدد.

ایده اصلی و زیر بنایی معماری FPGA و CPLD بسیار ساده است. به طوری كلی میتوان مدارهای تركیبی و ترتیبی را مستقیماً روی بستر سیلیكون ایجاد كرد. تراشه‌های ASIC با اینكه كارایی بالایی دارند اما تنها می‌توانند یك نوع عملیات را انجام دهند.

از آنجایی كه امكان توزیع هزینه توسعه بین چند كاربر وجود ندارد، قیمت ASIC ها معمولاً بیش از سیستمهای مبتنی بر ریز پردازنده معمولی می‌شود.

تكنولوژی تراشه‌های قابل برنامه‌ریزی

قابلیت برنامه ریزی شدن مدارات مختلف و اتصالات متفاوت بر روی PLD به دلیل سوئیچ‌های قابل برنامه ریزی است كه در این تراشه وجود دارد، این سوئیچ‌ها می‌بایست علاوه بر اشغال فضای بسیار كم دارای كمترین تأخیر زمانی باشند بطور كلی سوئیچ‌‌های قابل برنامه ریزی در PLD با استفاده از سه نوع تكنولوژی قابل پیاده سازی است.

1-استفاده از Anti – Fuse

2-استفاده از سلولهای حافظه موقت Sram

3-استفاده از گیتهای شناور EEPROM یا EPROM

Anti – Fuse

خصوصیت اصلی Anti – Fuseها تنها یك بار قابلیت برنامه‌ریزی بودن، اشغال فضای كم و بالا بودن فركانس كاری، به دلیل پایین بودن اثر مقاومتی و ظرفیت خازنی آنها است.

عیب اصلی این روش نداشتن قابلیت برنامه ریزی مجدد است و زمانی كه یك بار برنامه‌ریزی گردد دیگر به حالت اولیه برنمی‌گردد و مزیت اصلی آن فركانس كاری بالا  و اشغال فضای كم آن است این نوع PLDها نسبت به انواع دیگر PLDها نسبتاً گرانتر هستند.

SRAM

در روش SRAM از سلولهای حافظه به دو طریق استفاده می‌شود، در روش اول از یك سلول حافظه برای كنترل روشن یا خاموش شدن یك ترانزیستور استفاده می‌گردد كه در این حالت خروجی سلول  حافظه به بیس ترانزیستور یا گیت فت متصل می شود،‌ با  روشن یا خاموش شدن ترانزیستور یك مسیر وصل یا قطع می‌شود. در روش دوم سلول حافظه به ورودیهای انتخاب مالتی پلكسر وصل می‌شود. در این حالت با صفر یا یك شدن سلول حافظه مسیر خطوط عوض می‌شود، مهمترین عیب این روش پاك شدن برنامه ریزی با قطع تغذیه می‌باشد، تراشه‌هایی كه با این روش برنامه ریزی می‌گردند، می‌بایست با استفاده از یك سیستم جانبی با هر بار وصل شدن تغذیه تراشه برنامه ریزی گردد، این روش نسبت به روش Anti – Fuse فضای بیشتری اشغال می‌كند و تأخیر زمانی نیز بیشتر است.

VHDL  چیست؟

VHSIC از حروف اول VHSIC Hardware Description Language به معنی زبان توصیف سخت افزاری VHSIC گرفته شده است.

VHDL نیز خود از حروف اول Very High Speed Intergrated circuits تشكیل شده است و به پروژه VHSIC توسط وزارت دفاع آمریكا (DOD)  با هدف توسعه نسل جدیدی از مدارهای مجتمع با سرعت بالا حمایت می‌شد. همزمان با اجرای این طرح و پیشرفتهای پیاپی كه در زمینه فناوری نیمه هادیها و بسته‌بندی (packaging) به وجود آمده بود، امكان پیچیده‌تر شدن روز افزون سیستمهای الكترونیكی، دفاعی و فضایی را ازخود به جای گذاشت.

بیشترین سهم در هزینه طول عمر این سیستمها، مربوط به هزینه تعمیر ونگهداری بود.

توسعه این زبان به گروهی از پیمانكاران DOD واگذار شده و اولین نسخه آن در سال 1985 عرضه گردید. پس از آن در مراحل بعدی توسعه، استاندارد سازی زبان با همكاری نمایندگانی از صنعت، دولت و دانشگاه به IEEE واگذار شد. درنهایت این زبان در سال 1987 تأیید شده و به صورت استاندارد 1987- 1076 IEEE معرفی گردید. پنج سال بعد طی نظر خواهی مجدد ویژگیهای جدیدی به آن اضافه شد و به صورت نسخه 1993- 1076 ارائه شد.

از زمانی كه VHDL به صورت استاندارد IEEE در آمده است، كاربرد فراوانی در بین جامعه طراحان سیستمهای الكترونیكی با CAD (طراحی با كمك كامپیوتر) پیدا كرده است. DOD نیازمند این بود كه توصیفهای VHDL برای كلیه مدارهای مجتمع با كاربرد خاص (ASICs)  مورد استفاده قرار گیرد. با ایجاد بسته استاندارد 1164 IEEE قابلیت كاربرد مدلهای ایجاد شده در محیطهای مختلف VHDL كه توسط عرضه كنندگان مختلف ارائه شده بود، افزایش پیدا كرد. به همین صورت امكان پشتیبانی سنتز با تشكیل نسخه سنتز بسته 1164 IEEE فراهم شد. در عمل اكثر عرضه كنندگان اصلی CAD ،VHDL را پشتیبانی می‌كنند.

انواع تأخیر در VHDL

1-تأخیر اینرسی (inertial)

مدارهای دیجیتالی دارای مقدار اینرسی معینی هستند. برای مثال عكس‌العمل خروجی گیت به  هر تغییر در ورودی، مقدار زمان و مقدار انرژی معینی را صرف می‌كند. این نشان می‌دهد كه هر تغییر در ورودی باید در یك دوره زمانی معین دوام داشته باشد تا خروجی به آن پاسخ دهد. چرا كه اگر زمان ماندگاری به اندازه كافی نباشد، رخدادها در ورودی به خروجی انتشار پیدا نخواهد كرد. این مدل تأخیر انتشاری را مدل تأخیر اینVسی می‌نامند كه در برنامه‌های VHDL مدل تأخیر `یش فرض می‌باشد.

2-تأخیر انتقالی (transport)

سیگنالها از سیمها همانند ادوات سوئیچینگ با یك آهنگ معین عبور می‌كنند و با تأخیری متناسب با طول مسیر مواجه می‌شوند. اما سیمها بر خلاف ادوات سوئیچینگ  نسبتاً اینرسی كمتری دارند. در نتیجه سیمها، سیگنالهای با عرض پالس بسیار كوچك را انتشار می‌دهند و ما می‌توانیم سیم‌ها را به عنوان محیط انتشار تغییرات در مقدار سیگنال مستقل از عرض پالس مدل كنیم. در فن‌آوریهای جدید با رشد كاهش ابعاد، تأخیرهای سیم نیز مطرح می‌شوند، از این رو باید در پی راه‌هایی برای كاهش طول سیمها بود، زیرا در این مدارات تأخیر سیمها قابل اغماض نخواهد بود.